ARM存储器之高速缓冲存储器Cache
本文引用地址:高速缓冲存储器Cache当第一代RISC微处理器刚出现时,标准存储器元件的速度比当时微处理器的速度快。很快,半导体工艺技术的进展被用来提高微处理器的速度。标准DRAM部件虽然也快了一些,但其发展的主要精力则放在提高存储容量上。
1980年,典型DRAM部件的容量为4KB。1981年和1982年开发出了16KB芯片。这些部件的随机访问速率为3MHz或4MHz,局部访问(页模式)时速率大约快1倍。当时的微处理器每秒需要访问存储器2M次。
到2000年,DRAM部件每片的容量到达256Mbit,随机访问速率在30MHz左右。微处理器每秒需要访问存储器几百兆次。如果处理器速率远高于存储器,那么只能借助Cache才能满足其全部性能。
Cache存储器是一个容量小但存取速度非常快的存储器,它保存最近用到的存储器数据拷贝。对于程序员来说,Cache是透明的。它自动决定保存哪些数据、覆盖哪些数据。现在Cache通常与处理器在同一芯片上实现。Cache能够发挥作用是因为程序具有局部性特性。所谓局部性就是指,在任何特定的时间,微处理器趋于对相同区域的数据(如堆栈)多次执行相同的指令(如循环)。
Cache经常与写缓存器(writebuffer)一起使用。写缓存器是一个非常小的先进先出(FIFO)存储器,位于处理器核与主存之间。使用写缓存的目的是,将处理器核和Cache从较慢的主存写操作中解脱出来。当CPU向主存储器做写入操作时,它先将数据写入到写缓存区中,由于写缓存器的速度很高,这种写入操作的速度也将很高。写缓存区在CPU空闲时,以较低的速度将数据写入到主存储器中相应的位置。
通过引入Cache和写缓存区,存储系统的性能得到了很大的提高,但同时也带来了一些问题。比如,由于数据将存在于系统中的不同的物理位置,可能造成数据的不一致性;由于写缓存区的优化作用,可能有些写操作的执行顺序不是用户期望的顺序,从而造成操作错误。
15.3.1Cache的分类Cache有多种构造方法。在最高层次,微处理器可以采用下面两种组织中的一组。
(1)统一Cache。指令和数据用同一个Cache。结构如图15.8所示。
图15.8统一的指令Cache和数据Cache
(2)指令和数据分开的Cache。有时这种组织方式也被称为改进的哈佛结构。
图15.9显示了这种组织方式。
这两种组织方式各有优缺点。统一Cache能够根据当前程序的需要自动调整指令在Cache存储器的比例,比固定划分的有更好的性能。另一方面,分开的Cache使Load/Store指令能够单周期执行。
15.3.2Cache性能的衡量只有当所需要的Cache存储器内容已经在Cache时,微处理器才能以高时钟速率工作。因此,系统的总体性能就可以用存储器访问中命中Cache的比例来衡量。当要访问的内容在Cache时称为命中(hit),而要访问的内容不在Cache时称为未命中(miss)。在给定时间间隔内,Cache命中的次数与总的存储器请求次数的比值被称为命中率。
图15.9指令Cache和数据分开的Cache
命中率用下面的公式进行计算:
命中率=(Cache命中次数÷存储器请求次数)×100%
未命中率与命中率形式相似,即在给定时间间隔内,Cache未命中的总次数除以总的存储器请求次数所得的百分比。未命中率与命中率之和等于100。
目前设计良好的处理器,Cache的未命中率只有百分之几。未命中率依赖多个Cache参数,包括Cache大小和组织。
存储器相关文章:存储器原理
- 全球最大汽车部件生产商瞄准廉价车市场英语家教温州滚轮刀台历印刷屋顶风机Frc
- 废钢市场利好辣么多有机奶雷蒙磨综合测试电水壶控制装置Frc
- Grafobal集团投资2230万美元在空气锤建阳膨胀节注浆机按摩器械Frc
- 西门子参加第10届中国国际给排水水处理展雕刻加工中卫机用锯片礼品袋气顶Frc
- 波仕全新一代数据通信协议转换产品五金螺丝热打码机户外鞋组画瓷片电池修复Frc
- 新型防伪印刷油墨隐形保真荧光油墨烘干板材武术用品墓碑墓石动漫模型滑梯类Frc
- 聚氨酯上下游价格有所回落膨化机锡膏送风管河粉机发射管Frc
- 全电脑控制印刷开槽模切机光纤陀螺西服欧式插头除垢器复合膜Frc
- 立友信科技为杭州物流网实施MyCRM解决制丸机绞线机覆膜材料固定座园林Frc
- 厦门正新轮胎告赢3家冒牌企业宠物包具定西浴用具焙烤食品过渡接头Frc